(12)公開特許公報 (A) (11)特許出願公開番号

特開平6-52691

(43)公開日 平成6年(1994)2月25日

(51) Int. CI.s

識別記号 庁内整理番号 FΙ

技術表示箇所

G11C 16/08

6741-5 L

G 1 1 C 17/00 309 A

審査請求 未請求 請求項の数4

平成4年(1992)7月30日

(全12頁)

(21)出願番号

(22)出願日

特願平4-203649

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 上田 国生

東京都青梅市末広町2丁目9番地 株式会社

東芝青梅工場内

(72)発明者 坂本 広幸

東京都寄梅市末広町2丁目9番地 株式会社

東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】半導体ディスク装置

(57)【要約】

【目的】フラッシュEEPROMを使用した半導体ディ スク装置の寿命向上を図る。

【構成】 魯き込み単位が互いに異なる 2 種類のフラッシ ユEEPROMチップ11-1~11-m, 12-1~ 12-nが混在されており、それらフラッシュEEPR OMチップが書き込みデータのデータサイズに応じて選 択的に使用される。したがって、書き込みデータのデー タサイズから、書き込み単位の異なる複数種のフラッシ ユEEPROMチップ11-1~11-m, 12-1~ 12-nの中から最も適したチップを選び書き込みを行 うことができ、消去回数に限界のあるフラッシュEEP ROMを有効に利用して動作速度の低下を招かずに装置 全体としての寿命を延ばすことが可能となる。



【特許請求の範囲】

【請求項1】 フラッシュ E E P R O M を備えた半導体 ディスク装置において、

書き込み単位が互いに異なる複数種のフラッシュ EEP ROMチップと、

これらフラッシュEEPROMチップをリード/ライト アクセスするメモリアクセス手段と、

書き込みデータのデータサイズに応じてライトアクセス 対象のフラッシュEEPROMチップが切り替えられる ように、前記メモリアクセス手段のアクセス先を制御す 10 るアクセス先制御手段とを具備することを特徴とする半 導体ディスク装置。

【請求項2】 前記複数種のフラッシュEEPROMチップには、第1の書き込み単位を有する第1のフラッシュEEPROMチップと、前記第1の書き込み単位よりも小さい第2の書き込み単位を有する第2のフラッシュEEPROMチップとを含んでいることを特徴とする請求項1記載の半導体ディスク装置。

【請求項3】 前記アクセス先制御手段は、前記書き込みデータのデータサイズが前記第1の書き込み単位より 20 も小さいか否かを検出する検出手段を含み、前記第1の書き込み単位よりもデータサイズの小さい書き込みデータについては前記第2のフラッシュEEPROMチップに書き込まれ、前記第1の書き込み単位以上のデータサイズを持つ書き込みデータについては前記第1のフラッシュEEPROMチップに書き込まれるように、前記検出手段の検出結果に応じて前記メモリアクセス手段のアクセス先を制御することを特徴とする請求項2記載の半導体ディスク装置。

【請求項4】 フラッシュEEPROMを備えた半導体 30 ディスク装置において、

第1の書き込み単位を有する第1のフラッシュEEPR OMチップ、および前記第1の書き込み単位よりも小さい第2の書き込み単位を有する第2のフラッシュEEP ROMチップ群と、

これらフラッシュEEPROMチップをリード/ライト アクセスするメモリアクセス手段と、

ユーザデータが前記第1のフラッシュEEPROMチップに書き込まれ、そのユーザデータの格納位置を管理す 40 るための管理情報が前記第2のフラッシュEEPROM チップに書き込まれるように、書き込みデータの種類に応じて前記メモリアクセス手段によるライトアクセス対象のフラッシュEEPROMチップを切り替える手段とを具備することを特徴とする半導体ディスク装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、電気的に一括消去の可能な不揮発メモリであるフラッシュEEPROMを備えた半導体ディスク装置に関する。

[0002]

【従来の技術】従来のワークステーションやバーソナルコンピュータ等の情報処理装置の多くは、記憶装置として磁気ディスク装置を用いていた。磁気ディスク装置は、記録の信頼性が高い、ピット単価が安いなどの利点がある反面、装置のサイズが大きい、物理的な衝撃に弱いなどの欠点を持つ。

2

【0003】すなわち、磁気ディスク装置は、磁気ヘッドを回転ディスク表面に走らせることによって、データを回転ディスク上に磁気的に書き込む、あるいはそれらを読み出すという動作原理である。この回転ディスクや磁気ヘッドといった機械的な可動部分は、装置に物理的な衝撃が与えられることによって当然誤動作や故障が発生する恐れがある。またそのような機械的可動部を必要とする事が、装置全体のサイズを小さくする障害となっている。

【0004】このため、磁気ディスク装置は、机上に固定して使用するデスクトップタイプのコンピュータで用いるにはあまり支障とならないが、持ち運び可能で小型なラップトップコンピュータやノートブックコンピュータにおいては、これらの欠点は大きな問題となる。

【0005】そこで、近年、装置のサイズが小さく物理的な衝撃にも強いシリコンディスク装置に注目が集まっている。シリコンディスク装置とは、電気的に一括消去が可能な不揮発メモリであるフラッシュEEPROMを、従来の磁気ディスク装置などと同様にパーソナルコンピュータなどの2次記憶装置として用いるものである。このシリコンディスク装置には、磁気ディスク装置のような機械的な可動部分がないため、物理的な衝撃による誤動作や故障は発生しにくい。また、装置としてのサイズも小さくなる等の利点がある。

【0006】しかし、このシリコンディスク装置の構成要素であるフラッシュメモリは、同一のセル (ピット)にデータの書き込みと消去を繰り返し行うことによって、そのセルの記録の価頼性が劣化してゆくため、その回数には限界がある。通常、フラッシュEEPROMの書き込み/消去可能回数は、10の5乗程度以下のオーダーで、この数字はシリコンディスク装置を磁気ディスク装置などと同様にコンピュータの記憶装置として用いるには、必ずしも充分な値とはいえない。

【0007】また、フラッシュEEPROMはその製品種ごとに、書き込みや消去を行う際に扱うデータの最低単位が定められており、少量のデータの書き込みや消去を必要としている場合でも、必ずその最低単位分のデータをまとめて扱わなくてはならない。その結果無駄に書き込みや消去を行うセルが出てくるため、信頼性の劣化も早まる。これらのことから、フラッシュEEPROMにデータの書き込みや消去を行う際には、必要最低限の範囲で行うことを考えなければならない。

50 【0008】しかし一方、轡き込みや消去単位の小さい

種類のフラッシュEEPROMは、それらの単位の大きいフラッシュメモリに比べて、同容量で比較すると一般にデータ書替えにかかる時間が長い(製品種によっても異なるが、ある実際の例では前者が数秒かかるのに対し後者は10msと、100倍のオーダーの開きがある)という欠点がある。これは、例えば、書き込みや消去単位の小さい種類のフラッシュEEPROMにサイズの大きいデータを書き込む場合には、書き込みや消去を繰り返し行なう必要が生じるためである。したがって、シリコンディスク装置を前者のタイプのフラッシュEEPR 10 OMのみで構成することは、動作速度の点で得策とはいえない。

[0009]

【発明が解決しようとする課題】従来では、書き込み単位の大きいフラッシュEEPROMを使用すると、無駄に書き込みを行うセルが出てくるために信頼性の劣化が早まり、また書き込み単位の小さいフラッシュEEPROMを使用すると書き込みに要する時間が長くなる欠点があった。

【0010】この発明はこのような点に鑑みてなされた 20 もので、書き込み単位の異なる複数種のフラッシュ E E P R O M を書き込みデータのデータサイズや種類に応じて選択的に使用できるようにし、高速動作が可能でしかも装置全体としての寿命を長くすることができる半導体ディスク装置を提供することを目的とする。

[0011]

【課題を解決するための手段および作用】この発明は、フラッシュEEPROMを備えた半導体ディスク装置において、書き込み単位が互いに異なる複数種のフラッシュEEPRO 30 Mチップをリード/ライトアクセスするメモリアクセス手段と、書き込みデータのデータサイズに応じてライトアクセス対象のフラッシュEEPROMチップが切り替えられるように、前記メモリアクセス手段のアクセス先を制御するアクセス先制御手段とを具備することを特徴とする。

【0012】この半導体ディスク装置においては、書き込み単位が互いに異なる複数種のフラッシュEEPROMチップが混在されており、それらフラッシュEEPROMチップが書き込みデータのデータサイズに応じて選 40択的に使用される。したがって、書き込みデータのデータサイズから、書き込み単位の異なる複数種のフラッシュEEPROMチップの中から最も適したチップを選び書き込みを行うことができ、消去回数に限界のあるフラッシュEEPROMを有効に利用して動作速度の低下を招かずに装置全体としての寿命を延ばすことが可能となる。

[0013]

【実施例】以下、図面を参照してこの発明の実施例を説明する。

【0014】図1にはこの発明の一実施例に係わる半導体ディスク装置の構成が示されている。この半導体ディスク装置10は、ハードディスク装置やフロッピーディスク装置の代替としてパーソナルコンピュータの2次記憶装置として使用されるものであり、例えば、PCMCIA + 200年の半導体ディスク装置101位、データ記憶用素子としてフラッシュメモリ群112を備えている。このフラッシュメモリ群111位、複数のフラッシュEEPROMチップ11-1~11-m,12-1~12-n から構成されている。

【0015】これらフラッシュEEPROMチップ11 $-1\sim11-m$, $12-1\sim12-n$ においては、書き込みや消去を行う際に扱うデータ量に最低単位が定まっており、その単位分のデータが一括して扱われる。ここでは、一例として、フラッシュEEPROM11-1~11-mは1パイト単位で書き込みを行える種類とし、フラッシュメモリ12-1~12-nは512パイトから成るページ単位でしか書き込みを行えない種類である場合を想定する。この場合、1パイト単位で書き込みを行えない種類のフラッシュEEPROMとしては例えばNOR型のフラッシュEEPROMを使用することが好ましく、また512パイト単位で書き込みを行える種類のフラッシュEEPROMとしてはNAND型のフラッシュEEPROMを使用することが好ましい。

【0016】また、この半導体ディスク装置10は、コントローラ13、およびホストインターフェース14を備えている。コントローラ13は、ホストインターフェース14を介してホストCPU1から供給されるディスクアクセス要求に応じて、フラッシュEEPROMチップ11-1~11-m, 12-1~12-nをアクセス制御する。ホストインターフェース13は、ホストシステムバスに接続可能なハードディスク装置と同様に例えばIDEインターフェースに準拠した40ピンのピン配置、またはICカードスロットに装着可能なICカードと同様に例えばPCMCIAインターフェースに準拠した68ピンのピン配置を有している。

【0017】コントローラ13は、アドレス変換回路131、データバッファ132、およびリード・ライト制御回路133から構成されている。アドレス変換回路131は、ホストCPU1から供給されるディスクアクセスのためのアドレスをフラッシュメモリ群11をアクセスするためのアドレスに変換する。このアドレス変換回路131には、ホストCPU1から送られてきたコマンドに含まれるアクセスすべきドライブ番号、ヘッド番号、シリンダ番号、セクタ番号などの情報と、フラッシュメモリ群11のフラッシュメモリ番号やその中でのメモリアドレスとの対応関係が定義されたアドレス変換テーブル131aが設けられている。このアドレス変換テーブル131aが設けられている。このアドレス変換テーブル131aが具体的構成については、図5および図

6を参照して後述する。

【0018】 データバッファ132は、ホストCPU1 から送られてきた書き込みデータやフラッシュメモリ群 11からの読み出しデータを一時的に保持する。リード ・ライト制御回路133は、フラッシュメモリ群11に おけるフラッシュEEPROM11-1~11-m, 1 2-1~12-nの選択、およびその選択したフラッシ ユEEPROMに対するデータのリード/ライト制御等 を行なう。この場合、リード・ライト制御回路133 は、アドレス変換回路131から出力されるメモリ番号 10 に対応するフラッシュEEPROMを選択するために、 フラッシュEEPROM11-1~11-m, 12-1 ~12-nにアクティブステートのチップイネーブル信 号CEを選択的に供給する。また、リード・ライト制御 回路133は、アドレス変換回路131から出力される メモリアドレスを先頭アドレスとして発生し、そしてホ ストCPU1から送られてきたデータサイズ分のデータ リード/ライト動作が実行されるように、その先頭アド レスを順次カウントアップする。リード動作/ライト動 作の切り替えは、ホストCPU1から送られてきたコマ 20 ンドに含まれるリード/ライト指示情報によって制御さ れる。

【0019】さらに、リード・ライト制御回路133 は、響き込みデータのデータサイズが512バイトより も小さいか否かに応じて、フラッシュEEPROMチッ プ11-1~11-mと、フラッシュEEPROMチッ プ12-1~12-nの2つのチップグループの一方を 選択する。この場合、リード・ライト制御回路133 は、書き込みデータのデータサイズが512バイトより PROMチップ11-1~11-mの1つに書き込み、 また512バイト以上の書き込みデータについてはフラ ッシュEEPROMチップ12-1~12-nに書き込 みを行なう。次に、図2および図3を参照して、フラッ nそれぞれの書き込み単位/消去単位を説明する。

【0020】図2には、フラッシュEEPROM11-1の書き込み単位/消去単位が示されている。図示のよ うに、フラッシュEEPROM11-1は、その消去ブ イトの各消去ブロック内では1バイト単位で書き込みが 実行されるように構成されている。このフラッシュEE PROM11-1においては、例えば、第1の消去プロ ックを一旦消去した後においては、1パイト単位のデー タ書き込みを消去動作なしで最大4K回行なうことがで

【0021】図3には、フラッシュEEPROM12-1の書き込み単位/消去単位が示されている。図示のよ うに、フラッシュEEPROM12-1は、その消去ブ ロックのサイズが例えば4Kバイトであり、その4Kバ 50 るチップイネーブル信号CEがアクティブステートに設

イトの各消去ブロック内では512パイト単位で書き込 みが実行されるように構成されている。このフラッシュ EEPROM12-1においては、例えば、第1の消去 ブロックを一旦消去した後においては、512パイト単 位のデータ書き込みを消去動作なしで最大8回行なうこ とができる。次に、図4を参照して、アドレス変換回路 131の具体的構成の一例を説明する。

【0022】図示のように、変換テーブル131aは、 第1および第2の変換テーブル131a-1,131a -2を備えている。第1の変換テーブル131a-1 は、フラッシュEEPROM11-1~11-mからな る第1チップグループを選択する際に使用される変換テ ーブルであり、ディスクアクセスのためのアドレスとフ ラッシュEEPROM11-1~11-mに割り当てら れたメモリ番号およびメモリアドレスとの対応が定義さ れている。また、第2の変換テーブル131a-2は、 フラッシュEEPROM12-1~12-nからなる第 2 チップグループを選択する際に使用される変換テープ ルであり、ディスクアクセスのためのアドレスとフラッ シュEEPROM12-1~12-nに割り当てられた メモリ番号およびメモリアドレスとの対応が定義されて いる。

【0023】これら第1および第2の変換テーブル13 1a-1, 131a-2のどちらを使用するかは、テー ブル選択回路132によって決定される。すなわち、テ ーブル選択回路132は、データサイズが512バイト よりも小さい場合にはフラッシュEEPROM11-1 ~11-mが使用されるように変換テーブル131a-1を選択し、データサイズが512パイト以上の場合に も小さい際には、その書き込みデータをフラッシュEE 30 はフラッシュEEPROM12-1~12-nが使用さ れるように変換テーブル131a-2を選択する。次 に、図5および図6を参照して、変換テーブル131a -1, 131a-2の具体的構成例を説明する。

【0024】図5には、変換テーブル131a-1に定 義されるディスクアドレス(HDアドレス)とフラッシ ユアドレス (Flashアドレス) の対応の一例が示さ れている。前述したように、ホスト CP U 1 からのディ スクアドレスはドライブ番号、ヘッド番号、シリンダ番 号、セクタ番号から構成されるので、それらドライブ番 ロックのサイズが例えば4Kバイトであり、その4Kバ 40 号、ヘッド番号、シリンダ番号、セクタ番号からなるア ドレスに対応して、フラッシュEEPROM11-1~ 11-mを指定するためのメモリ番号とチップ内メモリ アドレスが定義されている。

> 【0025】ここで、メモリ番号#1-1はフラッシュ EEPROM11-1を示し、メモリ番号#1-nはフ ラッシュEEPROM11-mを示している。例えば、 ホストCPU1からのディスクアドレスに対応するメモ リ番号が"#1-1"の時は、リードライト制御回路1 33によってフラッシュEEPROM11-1に対応す

定される。この結果、フラッシュEEPROM11-1かアクセス可能となり、ホストCPU1からのディスクアドレスに対応するメモリアドレスによって指定される位置へのデータ書き込み、またはその位置からのデータ読み出しが実行される。同様に、ホストCPU1からのディスクアドレスに対応するメモリ番号が"#1-m"の時は、リードライト制御回路133によってフラッシュEEPROM11-mに対応するチップイネーブル信号CEがアクティブステートに設定され、フラッシュEEPROM11-mがアクセスされる。

【0026】図6には、変換テーブル131a-2に定義されるディスクアドレス (HDアドレス) とフラッシュアドレス (Flashアドレス) との対応の一例が示されている。この変換テーブル131a-2においても、ドライブ番号、ヘッド番号、シリンダ番号、セクタ番号からなるディスクアドレスに対応して、フラッシュEEPROM12-1~12-nを指定するためのメモリ番号とチップ内メモリアドレスが定義されている。

【0027】ここで、メモリ番号#2-1はフラッシュ EEPROM 12-1を示し、メモリ番号#2-nはフ 20 ラッシュEEPROM12-nを示している。例えば、 ホストCPU1からのディスクアドレスに対応するメモ リ番号が"#2-1"の時は、リードライト制御回路1 33によってフラッシュEEPROM12-1に対応す るチップイネーブル信号CEがアクティブステートに設 定される。この結果、フラッシュEEPROM12-1 がアクセス可能となり、ホストCPU1からのディスク アドレスに対応するメモリアドレスによって指定される 位置へのデータ書き込み、またはその位置からのデータ 読み出しが実行される。同様に、ホストCPU1からの 30 ディスクアドレスに対応するメモリ番号が"#2-n" の時は、リードライト制御回路133によってフラッシ ユEEPROM12-nに対応するチップイネーブル信 号CEがアクティブステートに設定され、フラッシュE EPROM12-nがアクセスされる。次に、図7のフ ローチャートを参照して、フラッシュメモリ群11のラ イトアクセス制御動作を説明する。

【0028】ホストCPU1からデータの書き込み要求が発生した場合、まず半導体ディスク装置10上のアクセスすべきドライブ番号、ヘッド番号、シリンダ番号、セクタ番号などのディスクアドレス情報と共に、データサイズを示す情報がホストCPU1からアドレス変換回路131に送られる。アドレス変換回路131は、そのデータサイズが512バイトよりも小さいか否かを検出し(ステップS11)、その検出結果に応じて参照する変換テーブルを決定する。

【0029】例えば、データサイズが512パイトより も小さい場合には、アドレス変換のために前述の変換テ ーブル131a-1が使用され、その変換テーブル13 1a-1が参照されることによって、送られてきたドラ 50 イブ番号などの情報が、フラッシュメモリ群11のフラッシュメモリ番号やその中でのアドレスに変換される (ステップS12)。そして、その変換されたメモリ番号 (ここでは、#1-1、…#1-mのうちのいずれか)に対応するフラッシュEEPROM $11-1\sim11-m$ の1つに対してチップイネーブル信号 CEが発生されて、そのフラッシュEEPROMがライトアクセスされる (ステップS13, S14)。

【0030】一方、データサイズが512バイト以上の場合には、アドレス変換のために変換テーブル131a-2が使用され、その変換テーブル131a-2が参照されることによって、送られてきたドライブ番号などの情報が、フラッシュメモリ群110フラッシュメモリ番号やその中でのアドレスに変換される(ステップ15)。そして、その変換されたメモリ番号(ここでは、#2-1、…#2-nのうちのいずれか)に対応するフラッシュEEPROM $12-1\sim12-n$ の1つに対してチップイネーブル信号CEが発生されて、そのフラッシュEEPROMがライトアクセスされる(ステップ15, 16, 15, 15

【0031】このようにして、データサイズが512バイトよりも小さい書き込みデータについてはその書き込み先はフラッシュEEPROM $11-1\sim11-m$ に選定され、データサイズが512バイト以上の書き込みデータについてはその書き込み先はフラッシュEEPROM $12-1\sim12-n$ に選定される。

【0032】一般に、コンピュータシステムにおいて は、ハードディスク装置やフロッピーディスク装置等の 2次記憶装置に書き込まれるデータは、大きく次の2種 類に分かれる。ひとつは、ユーザが記憶させておきたい ユーザデータであり、もうひとつはユーザの直接の要求 とは別にファイルシステムなどによって作られる管理情 報であり、その内容はファイルやディレクトリなどを管 理するための情報である。ディスク装置の書き込み/読 み出しの最小単位は1セクタ (512パイト、または1 024バイト)であるので、ユーザデータの書き込み/ 読み出し際のデータサイズは少なくとも512パイト以 上になるのが通常である。これに対し、管理情報につい ては、その性質上アドレスやフラグや何かのカウンタの ようなものが主な構成要素であるため、その書き替えの ためのデータサイズは数パイト程度であることが適常で ある。また、このような管理情報は、ユーザデータに比 し、そのデータ更新のためのデータ書替え動作が頻繁に 必要とされる。

【0033】このため、実際には、この半導体ディスク 装置10においては、サイズは少量だが頻繁に内容を書き換える必要のある管理情報については1パイト単位で 書き込みを行えるフラッシュEEPROM11-1~1 1-mに書き込まれ、また管理情報よりもサイズが大きく少量の書き換えをあまり頻繁に必要としないユーザデ

ータについては、EEPROM12-1~12-nに書 き込まれることになる。

【0034】以上のように、この実施例においては、書 き込みデータのデータサイズから、書き込み単位が1パ イトと512パイトの2種類のフラッシュEEPROM の中から書き込み先のチップを選択して書き込みを行う ことができるので、無駄な書き込みや消去動作の回数を 減少できるようになり、消去回数に限界のあるフラッシ ユメモリ11を有効に利用して動作速度の低下を招かず に装置全体としての寿命を延ばすことが可能となる。次 10 に、この発明の第2実施例を説明する。

【0035】図8には、第2実施例に係わる半導体ディ スク装置10Aの構成が示されている。この半導体ディ 「スク装置10Aは、特にFAT(File Alloc ation Table) ファイルシステムのハードデ ィスク装置またはフロッピーディスク装置の代替として 使用するに好適な構成をなすものである。

【0036】すなわち、FATファイルシステムにおい ては、前述の管理情報はディスク装置内の特定の場所に まとめて記録される。つまり、轡き込むデータがFAT 20 やディレクトリのような管理情報の場合と、ユーザデー タの場合とでは、ホストCPU1から指定されるディス ク上の書き込み位置の範囲は明確に異なり、混在はしな いということである。

【0037】このため、図8に示されているように、第一 2 実施例の半導体ディスク装置10 Aにおいては、1バ イトで書き込みが可能な1個のフラッシュEEPROM 11-1と、512バイトで書き込みが可能な複数個の フラッシュ EEPROM12-1~12-nとによって フラッシュメモリ群11Aを構成すると共に、フラッシ 30 ユEEPROM11-1には管理情報の書き込みセクタ 位置に対応するアドレスを割り当て、またユーザデータ の書き込みセクタ位置に対応するアドレスはフラッシュ EEPROM12-1~12-nに割り当てるようにア ドレス変換回路131Aを構成している。図9には、ア ドレス変換回路131Aに設けられている変換テーブル 131bの構成の一例が示されている。

【0038】この変換テーブル131bには、管理情報 を書き込むためのディスク上のFAT領域がフラッシュ EEPROM11-1に、ユーザデータ領域がフラッシ 40 ユEEPROM12-1~12-nに割り当てられるよ うに、ドライブ番号、ヘッド番号、シリンダ番号、セク 夕番号からなるディスクアドレスとメモリ番号とチップ 内メモリアドレスからなるフラッシュメモリアドレスと が定義されている。

【0039】ここで、メモリ番号#1はフラッシュEE PROM11-1を示し、また、メモリ番号#2-1は フラッシュ EEPROM12-1、メモリ番号#2-n はフラッシュEEPROM12-nを示している。FA T領域をアクセスする際には、ホストCPU1からのデ 50 EPROMの扱えるデータの最低単位について具体的な

ィスクアドレスに対応するメモリ番号は常に"#1"と なる。この結果、リードライト制御回路133によって フラッシュEEPROM11-1に対応するチップィネ ーブル信号CEがアクティブステートに設定され、管理 情報のリード/ライトがフラッシュEEPROM11-1に対して実行される。また、ユーザデータ領域をアク セスする際には、ホスト CPU1からのディスクアドレ スに対応するメモリ番号は常に"#2-1"以降の値と なる。この結果、リードライト制御回路133によって フラッシュEEPROM11-1に対応するチップィネ ーブル信号CEがアクティブステートに設定され、ユー ザデータのリード/ライトがフラッシュEEPROM1 2-1~12-nに対して実行される。次に、図10の フローチャートを参照して、第2実施例におけるフラッ シュメモリ群11Aのライトアクセス制御動作を説明す

【0040】ホストCPU1からデータの密き込み要求 が発生した場合、まず半導体ディスク装置10上のアク セスすべきドライブ番号、ヘッド番号、シリンダ番号、 セクタ番号などのディスクアドレス情報がホストCPU 1からアドレス変換回路131Aに送られる。アドレス 変換回路131Aは、変換テーブル131bを参照し て、ドライブ番号、ヘッド番号、シリンダ番号、セクタ 番号などからなるディスクアドレスをフラッシュメモリ アドレスに変換して、メモリ番号が"#1"か否かを検 出する(ステップS21, S22)。

【0041】メモリ番号が"#1"の場合、つまり書き 込み先がFAT領域である場合には、その変換されたメ モリ番号#1に対応するフラッシュEEPROM11-1に対してチップイネーブル信号CEが発生されて、そ のフラッシュEEPROM11-1がライトアクセスさ れる (ステップS23, S24)。

【0042】一方、メモリ番号が"#1"ではない場 合、つまり書き込み先がユーザデータ領域である場合に は、その変換されたメモリ番号(ここでは、#2-1、 ···#2-nのうちのいずれか) に対応するフラッシュE EPROM12-1~12-nの1つに対してチップイ ネーブル信号CEが発生されて、そのフラッシュEEP ROMがライトアクセスされる(ステップS25,S2 6)。

【0043】以上のように、この第2実施例において・・・ も、書き込み単位が1バイトと512バイトの2種類の フラッシュEEPROMの中から最適なチップを選択し て書き込みを行うことができるので、無駄な書き込みや 消去動作の回数を減少できるようになり、消去回数に限 界のあるフラッシュメモリ11を有効に利用して動作速 度の低下を招かずに装置全体としての寿命を延ばすこと が可能となる。

【0044】尚、以上の説明に於いては、フラッシュE

12 |の半導体ディスク装置に設け¢

数字を示しているが、これらは必ずしもこの数字通りでなくとも構わない。例えば、データ書き込み単位が256パイトのフラッシュEEPROMとデータ書き込み単位が512パイトのフラッシュEEPROMにデータしめ、256パイトのフラッシュEEPROMにデータサイズが小さく書替え頻度の高い管理情報を書き込み、512パイトのフラッシュEEPROMにユーザデータを書き込むように構成しても良い。また、半導体ディスク装置に装備するフラッシュEEPROMチップの書き込み単位の種類や個数も、複数でさえあればいくつであ10つてもよい。

[0045]


【発明の効果】以上詳記したようにこの発明によれば、 書き込み単位の異なる複数種のフラッシュEEPROM を書き込みデータのデータサイズや種類に応じて選択的 に使用できるようになり、高速動作が可能でしかも半導 体ディスク装置全体としての寿命を長くすることができ る。

【図面の簡単な説明】

【図1】この発明の第1実施例に係る半導体ディスク装 20 置を示すブロック図。

【図2】同第1実施例の半導体ディスク装置に設けられている第1のフラッシュEEPROMチップの書き込み単位/消去単位を説明するための図。

【図2】



【図3】同第1実施例の半導体ディスク装置に設けられている第2のフラッシュEEPROMチップの書き込み単位/消去単位を説明するための図。

【図4】同第1実施例の半導体ディスク装置に設けられているアドレス変換回路の構成の一例を示すプロック図。

【図5】同第1実施例の半導体ディスク装置に設けられている第1の変換テーブルの内容を示す図。

【図6】同第1実施例の半導体ディスク装置に設けられている第2の変換テーブルの内容を示す図。

【図7】同第1実施例の半導体ディスク装置の動作を説明するフローチャート。

【図8】この発明の第2実施例に係る半導体ディスク装置を示すプロック図。


【図9】同第2実施例の半導体ディスク装置に設けられている変換テーブルの内容を示す図。

【図10】同第2実施例の半導体ディスク装置の動作を 説明するフローチャート。


【符号の説明】

10…半導体ディスク装置、11…フラッシュメモリ、13…コントローラ、14…ホストインターフェース、131…アドレス変換回路、131a…変換テーブル、132…データバッファ、133…リード・ライト制御回路。


[図3]



[図1]



[図4]




[図5]

3 ロー 交換テーブル1								
	HD 7	ドレス		Ficesh フドレス				
ドライブ NO.	NO.	シリンダ NO.	セクタ NO.	メモリ NO.	メモリアドレス			
				# [
l i	ļ	!		i				
				#1-(
<u></u>				-				
			,					
				#1-11				
		f	<u>;</u>					
				#1-11				


[図6]

				13iq・2 交換テー ノ	-ブル2
HD ブドレス				Flash アドレス	
ドライバ NO.	ヘッド NO.	シリンダ NO.	セクタ NO.	אָפּט NO.	メモリアドレス
				#2-1	
1			1	;	
,				#2-1	
				# 2 - n	
	i			- 1	l l
				# 2 - n	


[図7]



[図8]



[図9]



[図10]

